Zarolho
Power Member
No contexto actual pode-se dizer que a latência de acesso à memória RAM é o factor limitante, mas quando o nº de cores de uma CPU aumentar e a performance das DDR-2 (sobretudo ao nível da largura de banda) se mantiver mais ou menos estável, será o FSB a determinar a maior ou menor performance, não o controlador de memória do chipset.
Sim, particularmente nesse caso estou de acordo contigo. Ai por essa altura o cenário será diferente do actual.