AMD CPUs communicates with the SPP via an HyperTransport tunnel, same as the SPP communicates with the MCP (via an HT tunnel). Placing 2 (dual-core or otherwise) dies on a single package without changing the number of CPU package pins means more than just 4 cores in one package. It also means that each die can only receive 1/2 of the maximum BW available from the PCI-e buses attached to the SPP or MCP. Same number of pins, same bus speed, same data availability....one HT link.

If you thought Intel's "antiquated" FSB design was BW limited wait until you see this. Intel knew what they were doing. They knew all they had to do was scale the FSB to get more BW. AMD has to "overclock" the IMC (or design a new one) in order to increase BW. As you can see, each design has its pros and cons. AMD is about to experience the con. http://www.xtremesystems.org/forums/images/smilies/wink.gif

Plus don't forget, the second CPU is going to be attached via an HT link to the first CPU (the SPP only allows for one HT link via the only set of pins available). This means that all the data throughput from the second CPU (and it's associated memory) as well as any video data must pass through the first CPU on their way to the PCI/PCI-e bus. *choke* http://www.xtremesystems.org/forums/images/smilies/wink.gif

http://members.cox.net/kjboughton/FX_block.JPG

-FCG

http://www.xtremesystems.org/forums/showthread.php?t=120868

Bem visto...

Por acaso não tinha pensado que o 2º cpu comunicasse com o 1º, pensei que ambos tivessem comunicação directa com o SPP.

Isso realmente é bastante limitador a nivel de largura de banda. :(

A Amd não vai lançar dual socket quad cores nos próximos tempos.
Se na altura for problema usar HT 2.0 nesta configuração (o que duvido para "home use"), espera-se pelo HT 3.0.


Tinha ideia que o 4X4 ia usar a nforce 680a que consistem em dois chip7.
Quando são usados duas nF4 ou duas nF3600 + 3500, cada um fica ligado ao seu cpu.
Exemplo de uma board:

http://img84.imageshack.us/img84/975/1ke9.jpg

Para desktops/workstations não estou a ver qual é o problema.
Isto é uma das áreas que a Amd tem vantagem e que a Intel vai copiar nos próximos tempos (e ainda bem).

Bem visto...

Por acaso não tinha pensado que o 2º cpu comunicasse com o 1º, pensei que ambos tivessem comunicação directa com o SPP.

Isso realmente é bastante limitador a nivel de largura de banda. :(

Também fiquei supreendido com o post e pelo gráfico, tinha a ideia que ambos CPUs comunicassem directamente.

Não há plataformas perfeitas e no meu entender esta solução 4x4 da AMD nunca encarei como uma solução, mas antes A solução possivel apenas temporária.

Se cada CPU num setup 4x4 tivesse acesso dedicado, das duas uma:

- O controlador de memória de cada cpu trabalhava em single-channel, limitando fortemente os acessos por parte de dois cores.

- O controlador de memória de cada cpu continuava a ser dual-channel, sendo que então teríamos um quad-channel memory controler efectivo, com todos os problemas que daí advêm para desenhar os traces paralelos a duplicar numa motherboard (sobretudo numa que tem de ficar dentro de um PC desktop).


Talvez até conseguissem *domar*, de alguma forma, este aspecto num futuro próximo, mas então viriam ao de cima as limitações da DDR2 (que a intel tentou resolver sem grande sucesso com os FB-DIMM's).

AMD 4x4: Why it's going to cost more than you're willing to pay

http://www.thetechrepository.com/showthread.php?t=56

os buses entre os cpus e as memórias são físicamente independentes e não existem problemas de maior a não ser uma board mais densa de pistas. Os buses estão em zonas diferentes. Nem sei porque me dou ao trabalho de responder a estes posts.

Realmente, ter trabalho para dizer coisas erradas, fazias bem em não ter respondido.

Estamos a falar do 4x4.

Ora, são 2 sockets para as CPU's, duas northbridges, 4 slot's para DIMM's (*entalados* entre ambas as CPU's, como se viu pelas fotos), 4 slots PCI-Express x16 (físicos), 4 fichas Gigabit Ethernet e 52 lanes PCI-Express metidos no form-factor ATX.

Se achas que é fácil desenhar tudo isto sem problemas...:rolleyes:

Realmente, ter trabalho para dizer coisas erradas, fazias bem em não ter respondido.

Estamos a falar do 4x4.

Ora, são 2 sockets para as CPU's, duas northbridges, 4 slot's para DIMM's (*entalados* entre ambas as CPU's, como se viu pelas fotos), 4 slots PCI-Express x16 (físicos), 4 fichas Gigabit Ethernet e 52 lanes PCI-Express metidos no form-factor ATX.

Se achas que é fácil desenhar tudo isto sem problemas...:rolleyes:


Não são memórias entaladas entre CPUs. São canais independentes para cada CPU. Custa tanto desenhar 1 como 2. Quase que basta fazer copy paste. Não há aumento de densidade de pistas localmente nem é absolutamente necessário recorrer a mais camadas. Claro que com um número maior de pistas para a mesma área de board os yields das boards podem não ser tão famosos e há um custo adicional. Nada que chegue ao dobro nem por sombras. E não falo de disto por falar. Eu desenho placas.

Bom, mas não era essa a questão do meu post mas o completo despropósito para a discussão de uma completa desinformação que está no teu post. Single ou Dual channel para as memórias não tem nada a ver com o facto de haver apenas uma ligação HT para o chip que faz a gestão do I/O. Claro que para que a plataforma 4x4 tenha um bom desempenho é necessário salvaguardar o I/O mais "intenso" entre o CPU e os PCIexpress 16x ou 8x. A hipótese de apenas existir um HT ligado a um CPU para todo este I/O é apenas especulação e/ou desinformação.

Isto n faz nenhum sentido o HT é um tunel k simplesmente transporta os dados o facto de estar fisicamente ligado só a 1 CPU n faz diferença nenhuma desde k haja largura de banda, o k no caso dos QuadCore vai ser HT 3.0 16GB/s o PCI-E 16x é de apenas 4GB/s (k nenhuma grafica actual consegue saturar).

Logo é apenas mais desinformação...:zzz:

Zarolho já havia outros tópicos sobre o 4x4 onde devias ter introduzido esta noticia.

Isto n faz nenhum sentido o HT é um tunel k simplesmente transporta os dados o facto de estar fisicamente ligado só a 1 CPU n faz diferença nenhuma desde k haja largura de banda, o k no caso dos QuadCore vai ser HT 3.0 16GB/s o PCI-E 16x é de apenas 4GB/s (k nenhuma grafica actual consegue saturar).

Logo é apenas mais desinformação...:zzz:

Zarolho já havia outros tópicos sobre o 4x4 onde devias ter introduzido esta noticia.

Pois, mas o problema não seria a largura de banda como querem fazer crer os desinformadores mas a latência entre o 2 CPU (não ligado directamente) e os dispositivos ligados nos PCIe 16x/8x. Mesmo que assim fosse isto até poderia ser resolvido fazendo o lock de threads que comunicam com estes dispostivos (essencialmente drivers, etC) a um dos cpus físicos, o tal que teria a ligação directa. Mas não me vou debruçar sobre este assunto pois cai fora do tema em discussão.

Estamos a falar do 4x4.

Falso, estamos a falar de um quadcore k8 com duas dies coladas, era disso q se estava a falar na thread do xs é isso q está claramente aqui:

Placing 2 (dual-core or otherwise) dies on a single package without changing the number of CPU package pins means more than just 4 cores in one package. It also means that each die can only receive 1/2 of the maximum BW available from the PCI-e buses attached to the SPP or MCP.


Isto não tem nada a ver com 4x4, o 4x4 n vai ter o minimo problema de bandwith, pelo contrario.

Falso, estamos a falar de um quadcore k8 com duas dies coladas, era disso q se estava a falar na thread do xs é isso q está claramente aqui:


Isto não tem nada a ver com 4x4, o 4x4 n vai ter o minimo problema de bandwith, pelo contrario.

Ai não ?
Ía jurar que o 4x4 é um "AMD Athlon 64 FX Processor-based 2P desktop", tal como diz no primeiro slide, mas se dizes que não é...

É que eu não conheço mais plataformas 2P que usem "Athlon 64 FX's", sobretudo em desktops.
Afinal os Opteron (mesmo que sejam basicamente A64 normais -mais 2 links HTT e capacidade multi-socket- na arquitectura básica) nem são assim tão necessários, pelos vistos.

Ai não ?
Ía jurar que o 4x4 é um "AMD Athlon 64 FX Processor-based 2P desktop", tal como diz no primeiro slide, mas se dizes que não é...

É que eu não conheço mais plataformas 2P que usem "Athlon 64 FX's", sobretudo em desktops.
Afinal os Opteron (mesmo que sejam basicamente A64 normais -mais 2 links HTT e capacidade multi-socket- na arquitectura básica) nem são assim tão necessários, pelos vistos.
Leste a quote q eu fiz? Vai lá ver a thread do XS e vai ver q o slide n está sequer no mesmo post q fala na falta de bandwitdh.
Repito estava-se a falar na possibilidade de um quadcore K8 com 2 dies coladas"It also means that each die can only receive 1/2 of the maximum BW available", each die, acho q o 4x4 são dois cpus e n 2 dies, acho eu.

O slide foi para provar este ponto:

Plus don't forget, the second CPU is going to be attached via an HT link to the first CPU (the SPP only allows for one HT link via the only set of pins available). This means that all the data throughput from the second CPU (and it's associated memory) as well as any video data must pass through the first CPU on their way to the PCI/PCI-e bus. *choke*

Acho piada pq há uns meses atras criticava-se o 4x4 pq n ia dar para todos os cpu's pq era preciso mais q um ht link, mas agora parece q afinal o 4x4 vai funcionar só com um ht link.

Isto tambem estava n mm thread da xs e deita completamente abaixo a teoria do *choke*, mas como na se encaixava no objectivo desta thread foi deixado de lado.
http://www.amd.com/us-en/assets/content_type/DownloadableAssets/2P_S_WS_Comparison_PID_41460.pdf

Leste a quote q eu fiz? Vai lá ver a thread do XS e vai ver q o slide n está sequer no mesmo post q fala na falta de bandwitdh.
Repito estava-se a falar na possibilidade de um quadcore K8 com 2 dies coladas"It also means that each die can only receive 1/2 of the maximum BW available", each die, acho q o 4x4 são dois cpus e n 2 dies, acho eu.

O slide foi para provar este ponto:

Acho piada pq há uns meses atras criticava-se o 4x4 pq n ia dar para todos os cpu's pq era preciso mais q um ht link, mas agora parece q afinal o 4x4 vai funcionar só com um ht link.

Isto tambem estava n mm thread da xs e deita completamente abaixo a teoria do *choke*, mas como na se encaixava no objectivo desta thread foi deixado de lado.
http://www.amd.com/us-en/assets/content_type/DownloadableAssets/2P_S_WS_Comparison_PID_41460.pdf

Espera lá, então agora estás a mudar o discurso, é isso ?
Sugiro que contes muito bem o nº de links HyperTransport no slide do primeiro post...

Acho piada pq há uns meses atras criticava-se o 4x4 pq n ia dar para todos os cpu's pq era preciso mais q um ht link, mas agora parece q afinal o 4x4 vai funcionar só com um ht link.

O problema que se discutiu é que o A64 não tem um link "coherent", coisa que é preciso para sistemas dual processor.

Se não me engano, os Opterons têm 3 links HT, sendo que o 1XX não nenhum link "coherent", o 2XX tem um e o 8XX tem três.
O A64 só tem um link "non-coherent".

Estes FX devem ter as mesmas características dos Opteron 2XX a nível de links HT.

O problema que se discutiu é que o A64 não tem um link "coherent", coisa que é preciso para sistemas dual processor.

Se não me engano, os Opterons têm 3 links HT, sendo que o 1XX não nenhum link "coherent", o 2XX tem um e o 8XX tem três.
O A64 só tem um link "non-coherent".

Estes FX devem ter as mesmas características dos Opteron 2XX a nível de links HT.

Exactamente.

Não é possível ter sistemas 2P ou superior com a actual tecnologia K8 (e provavelmente também com os K8L) sem ter mais do que um link HTT.
Como todos os Opteron (e só os Opteron) das séries 2xx (socket 940) para cima possuem essa característica, pelo menos um dos links é coherent HTT.

Daí se concluí que estes Athlon FX não passam de Opteron com restricções de memória relaxadas, e onde agora até o nº de links Hypertransport é semelhante aos "irmãos" Opteron (algo que não acontecia com os Athlon FX até aqui, que funcionavam em sistemas uniprocessador -independentemente de ser single ou dual-core, era só um socket-).

Daí se concluí que estes Athlon FX não passam de Opteron com restricções de memória relaxadas, e onde agora até o nº de links Hypertransport é semelhante aos "irmãos" Opteron (algo que não acontecia com os Athlon FX até aqui, que funcionavam em sistemas uniprocessador -independentemente de ser single ou dual-core, era só um socket-).


E eu que julgava que isto era perfeitamente claro para quem segue este tema.

Sobre o ccHTT também pensava que é claro que apenas é necessário um link ccHTT para garantir a coerência de cache em sistemas 2-way.

O grande mistério do momento é saber que CPUs anda a AMD a fabricar e a acumular em 65nm. Há quem aposte nos Turions e FXs socket-F mas o mais provável é ser wishful thinking.

E eu que julgava que isto era perfeitamente claro para quem segue este tema.

Sobre o ccHTT também pensava que é claro que apenas é necessário um link ccHTT para garantir a coerência de cache em sistemas 2-way.

O grande mistério do momento é saber que CPUs anda a AMD a fabricar e a acumular em 65nm. Há quem aposte nos Turions e FXs socket-F mas o mais provável é ser wishful thinking.

Não há mistério nenhum...:zzz:
Os primeiros cores 65nm serão "Brisbane", nas versões Athlon 64 X2 4200+, 4400+, 4600+ e 4800+.

Os Athlon FX a 65nm estão previstos para mais tarde.
Os Turion 64 X2 a 65nm só estão previstos para o Q2 de 2007.

Os Athlon 64 X2 com rating 5000+ ou superior dificilmente se encontrarão (em quantidade, pelo menos) sem ser nas versões 90nm.
Isto até ao próximo ano, claro.